Este es el comando boog que se puede ejecutar en el proveedor de alojamiento gratuito de OnWorks utilizando una de nuestras múltiples estaciones de trabajo en línea gratuitas, como Ubuntu Online, Fedora Online, emulador en línea de Windows o emulador en línea de MAC OS.
PROGRAMA:
NOMBRE
BooG - Vinculación y optimización en puertas.
SINOPSIS
boog [-hmxantiguo] fichero de entrada archivo de salida [archivo_lax]
DESCRIPCIÓN
boog es un mapeador de una descripción de comportamiento en una biblioteca de células estándar predefinida como
SXLIB. Es el segundo paso de la síntesis lógica: construye una red de puertas usando un
biblioteca de células estándar.
Entrada presentar descripción
La descripción del comportamiento del nivel lógico (archivo .vbe) usa el mismo subconjunto VHDL que el
simulador asimutar, el sintetizador FSM syf, el abstractor funcional yágle y el formal
tirador de pruebas prueba (para obtener más información sobre el subconjunto de VHDL, consulte el manual "vbe").
Existen algunas limitaciones debidas al mapeo de hardware. Estos atributos solo son compatibles con
mapeo de tecnología en una biblioteca de células estándar como sxlib.
Para la descripción de la señal de registro, solo debe aparecer una declaración de condición. ESTABLE debe
ser utilizado estrictamente como un movimiento negativo y unido al valor de configuración del reloj. La configuración puede estar activada
valor alto o bajo, pero valdría la pena elegirlo en consecuencia con el registro de hardware
célula.
# Ejemplo
etiqueta: BLOQUE (NO ck 'ESTABLE y ck =' 1 ')
EMPEZAR
reg <= EXPR GUARDADO;
BLOQUE FINAL;
También puede poner una condición de habilitación de escritura a su registro:
etiqueta: BLOQUE (NO ck 'ESTABLE y ck =' 1 'y wen =' 1 ')
EMPEZAR
reg <= EXPR GUARDADO;
BLOQUE FINAL;
Se ha introducido una característica especial en el subconjunto VHDL para permitir que no les importe
descripción para salidas externas y registros internos: una señal de bit puede tomar la 'd'
valor. Este valor es interpretado como un '0' por el simulador lógico. asimutar. Don't Care son
generado automáticamente por syf en el archivo '.vbe' resultante.
Salida presentar descripción
Una lista neta de celdas estándar pura es producida por boog. Este archivo está destinado a / fBloon / fP
utilidad de alianza para mejorar los retrasos de RC. Cualquier equipotencial mantiene su nombre de conector a
conector. En caso de problemas, se insertan búferes para respetar esta restricción VHDL.
flojo Parámetro presentar descripción
El archivo laxo es común con otras herramientas de síntesis lógica y se utiliza para impulsar el
proceso de síntesis. Ver flojo(5) manual para más detalles.
flojo utiliza muchos parámetros para guiar cada paso del proceso de síntesis. Algunos
los parámetros se utilizan globalmente (por ejemplo, de optimización nivel mientras que otros son
utilizado específicamentecarga capacidad solo para la optimización de la lista de conexiones). Aquí está el
archivo laxo predeterminado (consulte el manual del usuario para obtener más información sobre la sintaxis de la
archivo '.lax'):
Modo de optimización = 2 (50% de área - 50% de retraso)
Impedancia de entrada = 0
Capacitancia de salida = 0
Entrada retrasada = ninguna
Señal auxiliar guardada = ninguna
Mapeo con a estándar (SCD por sus siglas en inglés), bibliotecas
Cada celda que aparece en el directorio definido por la variable de entorno MBK_TARGET_LIB
puede ser utilizado por boog ya que se describen como un archivo '.vbe'. Hay algunas restricciones
sobre el tipo de celda utilizada. Cada celda debe tener una sola salida. La celda debe ser
caracterizada. La información de tiempo y área requerida por boog se especifican en el
Cláusula "genérica" del archivo ".vbe".
OPCIÓN
-h Modo de ayuda. Muestra posibles usos de boog.
-m modo_optimo
Modo de optimización. Se puede definir en un archivo laxo, es solo un atajo para definirlo
en la línea de comando. Este número de modo tiene una matriz definida entre 0 y 4. Lo
indica la forma de optimización que desea el usuario. Si 0 es elegido, el circuito
Se mejorará el área. Por otra parte, 4 mejorará los retrasos del circuito. 2 es un
valor medio para la optimización.
-x modo_xsch
Genere un archivo '.xsc'. Es un mapa de colores para cada señal contenida en
archivo de salida la red. Este archivo es utilizado por xsch para ver la lista de conexiones. Por elección
nivel 0 o 1 para xsch_mode, puede colorear respectivamente la ruta crítica o todos
señales con graduación retardada.
-o archivo de salida
Solo otra forma de mostrar explícitamente el VST Nombre del archivo de salida.
-l archivo_lax
Solo otra forma de mostrar explícitamente el LAX nombre del archivo de parámetros.
-d archivo_depuración
Genera un depuración VBE archivo. It proviene obtenidos de interno resultado algoritmo. Usuarios no son
preocupado.
MEDIO AMBIENTE VARIABLES
Las siguientes variables de entorno deben configurarse antes de usar boog :
MBK_CATA_LIB da las rutas auxiliares de los directorios de archivos de entrada (comportamiento
descripción).
MBK_TARGET_LIB da la ruta (única) del directorio de la celda estándar seleccionada
biblioteca.
MBK_OUT_LO da el formato de salida de la descripción estructural.
EJEMPLO
Puedes llamar boog como sigue :
boog aluminio aluminio
Use boog en línea usando los servicios de onworks.net
